/*
 * Copyright     :  Copyright (C) 2021, Huawei Technologies Co. Ltd.
 * File name     :  top_cpb_harden_reg_offset.h
 * Project line  :  Platform And Key Technologies Development
 * Department    :  CAD Development Department
 * Author        :  xxx
 * Version       :  1.0
 * Date          :  2021/9/22
 * Description   :  The description of xxx project
 * Others        :  Generated automatically by nManager V5.1
 * History       :  xxx 2021/09/22 10:45:50 Create file
 */

#ifndef TOP_CPB_HARDEN_REG_OFFSET_H
#define TOP_CPB_HARDEN_REG_OFFSET_H

/* CPB_HARDEN_NODE_CSR Base address of Module's Register */
#define CSR_CPB_HARDEN_NODE_CSR_BASE                     (0x21F40000)

/******************************************************************************/
/*                      CPB_HARDEN_NODE_CSR Registers' Definitions                            */
/******************************************************************************/

#define CSR_CPB_HARDEN_NODE_CSR_CRG_CFG_CPB_HARDEN_REG        (CSR_CPB_HARDEN_NODE_CSR_BASE + 0x0)  /* CPB_HARDEN CRG的控制寄存器 */
#define CSR_CPB_HARDEN_NODE_CSR_CRG_CFG_STFQU_COL_REG         (CSR_CPB_HARDEN_NODE_CSR_BASE + 0x4)  /* STFQU_COL CRG的控制寄存器 */
#define CSR_CPB_HARDEN_NODE_CSR_CRG_CFG_STFQU_NML_REG         (CSR_CPB_HARDEN_NODE_CSR_BASE + 0x8)  /* STFQU_NML CRG的控制寄存器 */
#define CSR_CPB_HARDEN_NODE_CSR_CRG_CFG_STLTILE0_HARDEN_REG   (CSR_CPB_HARDEN_NODE_CSR_BASE + 0xC)  /* STLTILE0_HARDEN CRG的控制寄存器 */
#define CSR_CPB_HARDEN_NODE_CSR_CRG_CFG_STLTILE1_HARDEN_REG   (CSR_CPB_HARDEN_NODE_CSR_BASE + 0x10) /* STLTILE1_HARDEN CRG的控制寄存器 */
#define CSR_CPB_HARDEN_NODE_CSR_CRG_CFG_SLLC_SIOE_UP_WRAP_REG (CSR_CPB_HARDEN_NODE_CSR_BASE + 0x14) /* SLLC_SIOE_UP_WRAP CRG的控制寄存器 */
#define CSR_CPB_HARDEN_NODE_CSR_RING_STA_STFQU_COL_HARDEN_REG (CSR_CPB_HARDEN_NODE_CSR_BASE + 0x18) /* RING_CRDT_STA */
#define CSR_CPB_HARDEN_NODE_CSR_RING_STA_STFQU_NML_HARDEN_REG (CSR_CPB_HARDEN_NODE_CSR_BASE + 0x1C) /* RING_CRDT_STA */
#define CSR_CPB_HARDEN_NODE_CSR_RING_STA_CPB_HARDEN_REG       (CSR_CPB_HARDEN_NODE_CSR_BASE + 0x20) /* RING_CRDT_STA */
#define CSR_CPB_HARDEN_NODE_CSR_RING_STA_STLTILE0_HARDEN_REG  (CSR_CPB_HARDEN_NODE_CSR_BASE + 0x24) /* RING_CRDT_STA */
#define CSR_CPB_HARDEN_NODE_CSR_RING_STA_STLTILE1_HARDEN_REG  (CSR_CPB_HARDEN_NODE_CSR_BASE + 0x28) /* RING_CRDT_STA */
#define CSR_CPB_HARDEN_NODE_CSR_STLTILE0_POWER_CFG_0_REG      (CSR_CPB_HARDEN_NODE_CSR_BASE + 0x2C) /* STLTILE0 power控制寄存器 */
#define CSR_CPB_HARDEN_NODE_CSR_STLTILE0_POWER_CFG_1_REG      (CSR_CPB_HARDEN_NODE_CSR_BASE + 0x30) /* STLTILE0 power控制寄存器 */
#define CSR_CPB_HARDEN_NODE_CSR_STLTILE0_POWER_ACK_REG        (CSR_CPB_HARDEN_NODE_CSR_BASE + 0x34) /* STLTILE0 power ACK状态寄存器 */
#define CSR_CPB_HARDEN_NODE_CSR_STLTILE1_POWER_CFG_0_REG      (CSR_CPB_HARDEN_NODE_CSR_BASE + 0x38) /* STLTILE1 power控制寄存器 */
#define CSR_CPB_HARDEN_NODE_CSR_STLTILE1_POWER_CFG_1_REG      (CSR_CPB_HARDEN_NODE_CSR_BASE + 0x3C) /* STLTILE1 power控制寄存器 */
#define CSR_CPB_HARDEN_NODE_CSR_STLTILE1_POWER_ACK_REG        (CSR_CPB_HARDEN_NODE_CSR_BASE + 0x40) /* STLTILE1 power ACK状态寄存器 */

#endif // TOP_CPB_HARDEN_REG_OFFSET_H